11月6日，第四届国际先进光刻技术研讨会在成都胜利闭幕，会议由中国集成电路创新联盟和中国光学学会主办，中国科学院微电子研究所、中科芯未来微电子科技成都有限公司和中国科学院光电技术研究所承办，成都市双流区人民政府和南京诚芯集成电路技术研究院协办，IEEE电气和电子工程师协会提供技术支持。本次会议由Mentor、EDWARDS、GIGAPHOTON、汉拓光学材料、华虹集团、JSR、沈阳芯源、KLA、南大光电、PIBOND、全芯智造、SMEE、燕东微电子、ZEISS、Cymer、KEMPUR等国内外企业提供赞助。来自中国、美国、德国、日本、荷兰等世界各地众多名企、厂商、科研机构、高校的共500余名技术专家和学者参加了本届大会。

   会议开始，大会主席、中国集成电路创新联盟副理事长兼秘书长、中国科学院集成电路创新研究院（筹）院长叶甜春研究员，IEEE终身会士、SPIE & JSAP 会士、ALITECS公司资深经理冈崎信次（远程），中共成都市双流区委副书记李建分别致辞。中国光学学会秘书长、COS & OSA & SPIE会士、浙江大学教授、现代光学仪器国家重点实验室主任刘旭教授主持开幕式。按照大会安排，在这两天的时间里，来自斯坦福大学、ARCNL、长存、长鑫、华力、Mentor、ASML、ICRD、Nikon、Canon、微软等公司机构的特邀嘉宾分别就拟定的主题做了特邀报告，深入分析了光刻领域先进节点最新的技术手段和解决方案，内容丰富，包含先进节点的计算光刻技术、SMO、DTCO、EUV、工艺、量测、Deep Learning、光刻设备、材料等。

   本次会议由于疫情的原因，部分国外嘉宾无法现场参会，因此会议方开通了线上互动环节，除现场500余位参会者外，还有30余位国外演讲嘉宾和组委会成员线上参会，进行线上报告并与现场参会者进行互动。会议现场也严格执行成都疫情期间的管理方案，实行体温监测，发放口罩及消毒用品等措施。疫情并没有削弱业内对IWAPS的热情，参会人数相比往届会议有大幅提升。 

   近年来，中国集成电路蓬勃发展，基于这样的形式，国际先进光刻技术研讨会应运而生。IWAPS为来自国内外半导体工业界、学术界的资深技术专家和优秀研究人员等提供了一个技术交流平台，参会者可以就材料、设备、工艺、测量、计算光刻和设计优化等主题分享各自的研究成果，探讨图形化解决方案，研讨即将面临的技术挑战。作为国际高端光刻技术研讨会，其发言者均为特邀自光刻及其相关领域的国内外资深专家，代表了其所在领域的国际先进水平。报告内容涉及广泛，涵盖了当前的技术现状、未来的发展趋势以及面临的挑战等。该研讨会旨在为与会者提供一个深入讨论的互动平台，也为想要了解更多国内外半导体业界动态的研究者和工程师提供更多机会。 

   IWAPS已连续举办三届，今年在成都举办第四届。成都，在新中国成立初期就是国家四大电子工业基地之一，是我国中西部电子信息产业重要基地。这座新中国规划的电子产业基地已经走过了60余年的风风雨雨，为支撑我国的电子产业尤其是国防军工电子产业做出过巨大的贡献。成都的电子信息产业基础雄厚，拥有电子制造企业500余户，聚集了英特尔、IBM、格罗方德等60余家世界500强和国际知名公司，从业人员60余万。此外，成都还拥有一批国家级电子类高校和科研机构。作为中西部地区集成电路产业发展领先城市，近两年密集出台相关政策，加快推动集成电路产业发展，产业发展势头强劲。目前，成都已形成了从集成电路、新型显示、整机制造到软件服务的全产业链条，正聚焦“一芯、一屏”攻坚突破集群发展，积极创建“中国制造2025”国家级示范区。此次会议数百位行业专家齐聚一堂，共同把脉先进光刻技术的发展节奏，为助推产业升级改造指点迷津。

   本次会议结合当前国内外光刻技术发展现状，以专业视角预测发展趋势，助谋集成电路产业发展，并将为双流区乃至成都市的集成电路产业发展提供更为广阔的发展思路，推动产业实现更快更优的提升。

以下是会议报告内容 

     来自斯坦福大学的H.-S. Philip Wong教授介绍了用于3D集成电路的材料与器件。自从60年前集成电路发明以来，我们见证了半导体技术如何从服务器到个人电脑和智能手机改变了我们的日常生活。半导体技术不仅在经济发展方面对人类起着至关重要的作用，而且影响着我们的生活，工作和娱乐方式。例如，这一至关重要的作用体现在使用高性能计算来找到治愈COVID-19的方法，以及用于远程办公、电子商务的计算和通信技术。未来的电子系统将像过去的五十多年一样，继续依靠半导体技术的发展并从中受益。三维集成是集成电路的主要技术方向之一。H.-S. Philip Wong教授将概述为实现拥有多个逻辑层和存储层的单片3D集成芯片，我们还需要开发哪些新材料和器件技术。推测如何将它们集成到未来的电子系统中，以及未来的3D集成电路需要怎样的技术支持。

      来自华为海思的Nan Fu介绍了用于12纳米FinFET技术的基于图形化工艺窗口的工艺设计联合优化技术。设计工艺联合优化可以通过平衡多层后道金属层的工艺窗口来帮助实现亚12 nm FinFET技术。从14nm到12nm节点，M2/M3金属层的周期缩减使得低高度的6T标准单元得以实现，产生出具有竞争力的PPAC(power-performance-area-cost)。为了快速实现产量提升，采用了谨慎的DTCO来权衡最具挑战性的M2 / M3层与M1底层之间的图案化工艺窗口，以及为新产品推出特殊的单元结构设计。归功于基于图案化工艺窗口的DTCO技术，12nm技术节点在14nm批量生产后只多用了一个季度的开发时间。华为与代工合作伙伴一起实现了具有竞争力的PPA以及富有成本效益的子节点技术。

      来自Mentor的Steffen Schulze介绍了如何通过Calibre Fab解决方案提供可预测的设计和工艺见解、加速良率爬坡。设计和工艺的交互是半导体领域研究的一个持续话题。在这个方向上我们为此已经探索了很长时间，从开始的为设计实现定义良好的规则以及为工艺变化定义控制限制从而确保集成电路良率，到现在我们拥有可制造性设计（design for manufacturing, DFM）和设计技术协同优化（DTCO）这样的专门工作，以此来应对设计-工艺交互中日益增长的复杂性以及由此产生的缺陷模式。随着我们不断缩小特征尺寸并增加集成密度，集成电路的复杂性趋势仍在继续。在这项工作的中心，是要理解交互作用并确保在开发阶段涵盖设计变更以及工艺变更。该演讲将简要介绍DFM和DTCO方法。它将展示如何利用机器学习技术对版图和设计分析结果、工艺模型和工艺参数以及良率和可靠性数据之间进行联合解释，从而提供对复杂交互的新见解，并指导设计、工艺开发和爬坡中的指导、调试和修正。我们将展示如何通过Calibre系列产品中广泛的工具和应用程序组合改善测试芯片的质量，以及通过热点预测并指导工艺调整从而帮助引入新产品。

      来自ICRD的的Xuelong Shi介绍了快速准确的基于机器学习的反演光刻：使用基于物理的特征图和经过特殊设计的DCNN。反演光刻技术（Inverse lithography technology, ILT）旨在实现最佳的掩模设计，成而生成目标图形。由于巨大的计算资源需求和较长的计算时间，ILT的全芯片实现仍然是一项艰巨的任务。为了实现全芯片级别的反演光刻技术，我们在本研究中提出了一种方法，能够将前几个基于物理学的特征图与经过特殊设计的深度卷积神经网络(DCNN)结构相结合。他们的测试结果表明，这种方法可以使基于机器学习的反演光刻变得更加容易，快速和准确。

      来自AMEDAC的Xiaodong Meng介绍了在低k1光刻中透镜像差对CD和位置的影响。在低k1光刻中，光刻分辨率接近光学衍射极限。对于如此精密的光刻工艺，透镜像差的影响是需要关注和讨论的。在圆形光瞳中，光刻透镜的像差通常由Zernike多项式表示。从理论上讲，偶数阶Zernike像差主要引起图形关键尺寸（CD）的变化，奇数阶Zernike像差主要引起图形位置的变化。他们在多种光刻参数下研究了光刻CD和位置的变化，例如数值孔径（NA），照明光源分布，离焦和图形周期。基于以上数据，报告全面讨论了每项Zernike像差对图形CD和位置的影响。有助于准确预测图形CD和位置变化，以及针对实际光刻镜头进行考虑像差的光学邻近校正（OPC）。

      来自Hitachi High-Tech的Masami Ikota介绍了用于先进版图的电子束量测，器件结构的发展趋势有两个方向，即缩小几何结构和三维结构。当几何形状继续收缩，EPE(边缘放置误差)规格将变得严格。EPE主要由整体CD均匀性、局部CD均匀性和未对准(misalignment)组成。对于EUV光刻，应监测缺陷的ppm-ppb水平，需要大量的量测数据。对于三维NAND等三维立体结构，需要监测高AR (>40)的底部CD或沟槽孔的倾斜。这些工艺难题要求测量工具具有高精度、高速度和高AR图形可视化的特点。原子级的严密设备匹配和稳定的设备运行也是必不可少的。电子束量测工具必须满足这些要求。在精度和匹配方面，除了硬件改进外，还引入了“锐度特性均衡器”(Sharpness Characteristic Equalizer)对图像质量进行匹配。对于大量量测，用AI评估大视场成像。对于高AR图形和不对准的监测，可采用带有自动光束倾斜技术的高压电子束量测工具。

     来自YMTC的Dean Wu介绍了3D-NAND两次Memory Hole刻蚀工艺的OVL测量。随着3D-NAND闪存芯片存储密度的不断增加，堆叠的层数和总高度也在不断增加；从而导致由于局部图形设计不同而产生的应力不匹配的问题更严重和同样也带来了更高深宽比刻蚀制程。局部应力不匹配将导致传统的切割道位置套刻误差(OVL)Mark不能再代表芯片内部的OVL，更高的深宽比蚀刻制程也将导致更严重的倾斜。3D-NAND最具挑战性的制程就是高深宽比Memory hole的刻蚀，在叠加高度增加的过程中Memory hole的刻蚀工艺可能会达到一些很难突破的瓶颈，因此在3D-DAND制程中引入了两次Memory hole刻蚀的工艺，对于两次Memory hole刻蚀的工艺，下层和上层连接处的OVL是最关键的也是最大的挑战。但不幸的是，应力和上层Memory hole的倾斜都会影响OVL测量。如何准确地测量连接位置的OVL是两次Memory hole刻蚀工艺的最关键的基本要求之一。这篇报告介绍一种光学测量方法，它可以直接测量device pattern在连接位置处的OVL，其精度与SEM OVL相当，而且具有更快的量测速度。

      来自CXMT的张君君介绍了使用YieldStar基于衍射的套刻测量的实时制程监控。实时制程监控(RTPM)是一种利用物理预测模型对半导体制造进行监控和调整的方法。这是一种快速、无损的制程偏移测量方法，它采用了来自YieldStar的基于衍射的套刻测量的输入。预测模型由一个物理模型建立，该物理模型接收标准制造信息作为输入。该预测能力已在一个制造环境实验中得到验证，对于层厚的预测差异小于3%。

     来自HLMC的Dongyu Xu介绍了用于套刻误差控制的CDSEM辅助光学测量。随着半导体工艺的不断革新，误差控制已成为最关键和最具挑战性的部分。先进的技术节点需要更严格的光刻误差控制，因此高阶修正是一种作为抑制产品套刻精度的常见解决方案。而高阶修正往往需要在曝光区域使用更多的测量和更多的目标。此外，测量位置也会影响生成的套刻精度。由于技术的限制，基于图像的套刻精度(IBO)只能测量放置在器件周围划线处的光栅目标。目标在某些区域可能分布不均匀，部分区域甚至都无法放置。本报告提出了一种利用CDSEM量测来补充IBO目标缺失位置的新方法。该方法显著恢复了IBO目标缺陷处的误校正，从而改善了产品套刻精度。

      来自ARCNL的Joost Frenken介绍了极紫外光刻中的材料挑战。通过借助精心设计的纳米结构可达到的极端性能，在13.5nm的极紫外波长下进行纳米光刻变成了可能。纳米光刻通常包含精心选择的材料制成的超薄薄膜，例如钼-硅多层镜。在这篇演讲中，演讲者将简要介绍阿姆斯特丹纳米光刻高级研究中心（ARCNL）进行的相关研究，这些研究旨在为此类薄膜结构的形成和表现提供基础的分析，并着重于其表面与界面。演讲者特别注意在沉积过程中产生的结构的原子尺度排列，作者随后采用了原位扫描隧道显微镜（in-situ Scanning Tunneling Microscopy）进行观测。这篇演讲将说明ARCNL研究所所采取的方法。该研究所将基础、学术风格的科学直接与工业光刻相关的应用前景相结合。

     来自CEA Tech的Laurent PAIN介绍了RTO的良性循环——如何支持并推动从材料到集成的技术发展。未来，在对移动、通讯和健康的需求推动下，微电子技术进入了一个新的时代。这种新的生态环境推动着半导体生态系统开发新的竞争性技术，以制造符合社会期望的新器件，如能量收集、长期可靠性和可持续发展。除了主要的IDM公司外，研究技术办公室（Research Technology Offices , RTO）致力于开发这些与未来社会模式相一致的新的差异化解决方案。出于对高生产率的关注，RTOs提供了开发新的设备架构或功能的可能性，与基于新的设备平台和材料的新制造工艺的开发相关的功能。本次演讲通过嵌段共聚物定向自组装(Block copolymer directed Self-assembly) 与CMP两个在CEA-LETI环境中参与的研发合作项目，展示RTOs基础设施的具有吸引力的关键内容。在这两个例子的基础上，演讲者将讨论RTO需要坚持和发展的内容，以保持良性循环，推动和加速产业创新，以造福社会。

     来自ARCNL的Fred Brouwer介绍了杂化分子EUV光刻胶中的光子诱导反应。光刻胶是光刻工艺的核心。目前的主流技术是利用紫外光（UV）进行光化学反应。对于下一代极紫外光刻技术（EUVL），材料已经从化学放大紫外光刻胶中得到了改进，但是这需要新的材料和机制来满足灵敏度、特征尺寸和图形质量的整体要求。在ARCNL的光刻胶研究中，演讲者团队将重点放在定义明确的无机/有机分子杂化材料上，这些材料有望将有机构件的结构和反应多样性与无机核心的刻蚀抗性和EUV吸收率结合起来。本次演讲将讨论两类分子的实例。在锡-氧笼状化合物(tin oxo cage compounds)中，反应来源于不稳定的锡-碳共价键。然而，暴露在外的物质不溶于水的偶联反应的细节仍然难以捉摸。含Hf、Zr和Zn的金属氧簇（在Sonia Castellanos博士的监督下研究）具有可交换的羧酸配体(carboxylate ligands)，具有很大的合成灵活性。反应机理主要涉及自由基诱导丙烯酸酯单元的偶联，产生EUV曝光后不溶的物质。

     来自Nikon的Masahiro Morita介绍了尼康的曝光、计量和检测的集成解决方案。尼康一直在提供从半导体世界的新兴阶段使用的的4英寸晶圆到最新的逻辑/存储器/微机电系统（MEMS）器件广泛使用的半导体制造工具。对于先进器件而言，无论是多重曝光技术还是EUVL技术，套刻精度都显得尤为重要。EUVL具有的反射式光学器件，可以变形为DUV栅格。此外，可用于异质和均质集成的3D结构制造的晶圆键合技术也会使晶圆栅格变形。至于改进，特别是改进产品上套刻（On-Product Overlay, OPO），对每个晶圆间和每个曝光区域间进行密集测量成为一项关键技术。在另一方面，测量点的增加可能导致生产速率下降。因此，尼康新开发了高密度测量工具，该工具具有高吞吐率，并且可以对扫描仪进行离线测量以保持芯片生产速率。在本次演讲中，演讲者介绍了各种曝光工具和量测工具，这些工具可以通过前馈校正方案补偿晶片形状和曝光区域的各种变形，即使进行密集测量也不会造成生产速率损失。同时，作者也将从切割设计到成熟设计的使用讨论这些工具和检查工具的适用性。

     来自Canon的Keita SAKAI介绍了用于半导体大规模量产的纳米压印技术的性能改进技术。纳米压印光刻制造设备利用成像技术，该技术涉及逐场沉积以及通过喷射技术将低粘度光刻胶沉积到衬底上进行曝光。图形化的掩模下降到流体（fluid）中，然后通过毛细作用（capillary action）迅速流入掩模中的浮雕图形（relief patterns）中。在填充步骤之后，光刻胶在紫外线辐射下交联，然后去除掩模，从而在衬底上留下有图形的光刻胶。与光学光刻设备制作的图形相比，这种技术能够以更高的分辨率和更大的均匀度复制图形。此外，由于该技术不需要大口径透镜阵列（array）和先进光学光刻设备所需的昂贵光源，因此NIL设备实现了更简单，更紧凑的设计，可以将多个单元组合在一起以提高生产率。本报告讨论了为实现大规模量产对压印光刻所进行的改进，特别是实现稳定和高精度套刻误差所需的方法。

     来自DNP的Shingo Yoshikawa介绍了使用多光束掩模写入器（MBMW）的5nm节点EUV掩模工艺研究。半导体行业一直在向更小尺度的图形化转变，但DUV光刻技术限制了图形分辨率。因此，EUV光刻技术正在越来越多的关键芯片层中取代DUV光刻技术。基于5-7nm逻辑节点工艺的微处理器和高级存储设备的极紫外光刻（EUVL）商业化已经从少数半导体芯片制造商开始，预计将扩展到其他从事尖端工艺的半导体制造商。光掩模制造技术是EUVL的关键技术之一，它对分辨率、精度和生产率提出了更高的要求。为了解决这个问题，DNP安装了一个多光束掩模写入器(MBMW)。该写入器配备了26.2万可编程光束，一个120Gb每秒的数据路径，和一个空气轴承（air-bearing）工件台。该项工作对几种类型倾斜形状的曲线图形进行了评估，证明了MBMW的写策略对任何曲线图形都是有用的，并讨论了MBMW处理EUV应用的能力。

     来自Microsoft的Andy Chan介绍了他们在Azure中运行OPC所学习到的经验。越来越多的企业将光学邻近效应校正（OPC）作业提交到公共云上执行，以获取更多的计算资源，从而补充或者替换他们自己的硬件运算设备。该报告将重点介绍我们团队从中所得到的经验，以及Azure与主要EDA工具提供商（例如新思Synopsys）在云计算方面的合作。

      来自Synopsys的Peng Liu介绍了EUV光刻中使用机器学习软件和硬件进行掩模合成的的报告。最近随着机器学习算法方面的进展，促进了人工智在许多新领域的应用。例如，图像识别、自动驾驶、网络监控、虚拟个人助理等，这些人工智能的应用都是由先进的机器学习软件和硬件平台推动的。半导体行业的光刻工程师也在应用机器学习技术来解决计算光刻领域中的挑战性难题。最近已有关于基于机器学习的三维掩模建模，光刻胶建模还有光学邻近效应校正的报道。各种人工智能的广泛应用，也促进了机器学习软硬件平台的迅速发展。例如，谷歌、Facebook和微软分别开发了流行的开源机器学习框架TensorFlow、PyTorch和CNTK。本报告展示的工作中探索了利用新的生态系统进行EUV掩模合成的可能性，并讨论基于机器学习的掩模、光学及光刻胶模型的建立等。

      来自ASML的Boer Zhu介绍了低K1 EUV中分辨率增强技术的仿真研究。对于5nm及以下的集成电路工艺节点，必须引入先进的分辨率增强技术（RETs）来实现低k1 EUV。该工作探索了多种RETs，并使用计算光刻技术研究了它们对于逻辑电路接触孔图形产生的影响。研究的RETs包括增强型EUV 光学邻近效应修正（OPC），光源掩模协同优化，光瞳填充率和相移掩模等。评估的工艺参数包括边缘位置误差、重叠工艺窗口、图像归一化对数斜率（NILS），局部线宽均匀性和NILS聚焦深度。仿真结果显示，目前光刻方法若采用基于钽的金属吸收层的掩模难以为间距为40nm及以下的接触孔图形提供足够的成像性能，而相移掩模可显著提高NILS和聚焦深度。该研究表明低k1 EUV应该是多种RETs的组合技术，其中包括先进的成像技术，OPC，高分辨率的光刻胶，先进掩模甚至包括增强性的刻蚀技术。

      来自武汉大学的Fei Peng介绍了基于人工期望版图(artificial desired pattern)的掩模版优化。作为补偿图像畸变的最有效方法，反演光刻技术（ILT）在计算光刻中得到广泛使用。然而，ILT对晶片图像的补偿仍然受到低通滤波效应的限制，高频信号难以补偿。本文研究了一种新的优化算法并将其应用于ILT。通过对目标图案上的高频点进行表征，并在这些点上添加额外的低频信号，形成人工期望版图。然后在优化中使用人工期望版图代替目标版图，以解决高频信号对优化的影响。仿真结果表明了该方法的优越性，有效的提高了版图的保真度。

     来自HLMC的Xuedong Fan介绍了一种新颖的基于扫描电镜图像的先进光刻工艺控制---提供快速反馈。光刻工艺工具的稳定性是半导体器件制造的基础。在光刻阶段，采用了几种工艺控制方法来验证并监控每个单独的工艺层。传统的工艺控制包括对量测特征图形进行CDSEM（关键尺寸扫描电子显微镜）测量以及对器件特征图形进行光学检查和DRSEM（缺陷审查扫描电子显微镜）。在这里，我们采用了一种新颖的PSD（工艺稳定性诊断）解决方案，该方案使用CDSEM或DRSEM图像对器件特征图形提供了详细的泊松图分析。这样既可以快速了解工艺行为，也可以确认任何偏差的根本原因。在本文中，我们将讨论焦深和最佳焦点的监测以及像散和球面像差这样的透镜参数的诊断方法。我们描述了从高分辨率图像中提取相关参数并为这些关键指标建立自动监测的方法。

     来自Cymer的Billy Tang介绍了用多焦点成像改善先进3D NAND通孔层景深。改善景深（DOF）是改善工艺窗口的关键指标。激光波长的变化（中心波长振荡）主要影响色差，并且图像形成是每个贡献波长图像强度叠加的结果。Cymer创新了多波长技术，即所谓的Multi-Focal Imaging（MFI），以改善通孔层的景深，这是先进节点产品的关键瓶颈。该演讲将讨论改进通孔景深的历史技术以及针对可用用户案例的MFI仿真。仿真结果表明，使用MFI可以显著改善所选特征的景深。研究还发现，使用MFI技术时，SMO也是提高景深的关键技术。

     来自IEEE IRDS的Mustafa BADAROGLU介绍了面向大规模生产的深度摩尔定律(More Moore)路线图。我们生活在一个互联的世界中，依赖高效节能的计算来获取大量数据。在即使数据和大数据之间无缝交互的要求下，这变得更具挑战性。即时数据生成需要低功耗设备，这些设备必须能够以低功耗即时生成数据。大数据需要大量的计算，通信带宽和内存资源来生成所需的服务和信息。本次演讲从国际器件和系统路线图（IRDS）的角度，介绍了15年来主流/大规模生产（HVM）的逻辑器件的发展，使即时数据和大数据的处理成为可能。本报告介绍了大数据，移动性和云应用程序在功率、性能、面积、成本（PPAC）方面面临的挑战与解决方案。

     来自Gigaphoton的Toshihiro Oga介绍了通过光谱性能稳定性和光脉冲展宽功能改善成像性能的技术。最新的ArF浸没式光刻已被定位为满足更严格的工艺控制要求的最有前途的技术。下一代光源最重要的功能是提高芯片产量。光源的关键要求之一是E95％带宽，带宽已成为提高工艺裕量和改善光学特性的更关键参数。较低的E95％带宽能够提高成像对比度，从而实现更好的分辨率和更好的更好OPE特性。同时改善的E95％带宽稳定性，能够在晶圆上提供更好的CD均匀性。为了缩小CD特征尺寸，降低LWR/LER变得至关重要。此外，新设计的光脉冲展宽器（OPS）可以通过降低斑点对比度（SC）来降低LWR/LER。Gigaphoton一直在研究SC对E95％的敏感度以及空间对比度与时间对比度项的相关性，然后通过引入最新的OPS定义所需的SC。本次演讲讨论了ArFi光源的最新开发状况和性能。

     来自KingSemi的Yonggang Xie介绍了KingSemi专注于光刻跟踪工具在半导体行业的开发和制造。机器型号：KS-FT300-110，是第一台国产的前道 Track已于2018年移至YMTC，KingSemi于2019年12月完成了i-line工艺验证。在验证期间，KingSemi得到了YMTC的大力支持，包括晶圆资源，机器时间，机器交叉验证，厂务设施，化学药品，人力，专有技术，建议等。KingSemi获得了与竞争对手相当的厚度均匀性，缺陷性能也达到TEL长期的水平。此外还掌握了颗粒控制，如何减少粘附剂的湿颗粒，并制定了标准化喷嘴清洁程序等等。此后，kingsemi为不同的客户设计和生产更多更先进的涂胶显影机，例如用于H 公司的第一个28nm BARC涂胶机，用于S公司的第一个14nm BARC涂胶机，用于G 公司的Krf Track和Arf Track，沉浸式涂胶显影机也是KingSemi努力开发的方向。KingSemi在今天部分中详细说明YMTC流程调整。

     来自HLMC的Yiming Zhu介绍了用于先进节点的生产的国内清洗匀胶显影机的开发和改进。Clean Track的性能直接影响曝光图案的外观和均匀性，污染和缺陷控制对于提高先进工艺的产量也起着关键作用。目前主流设备是国外公司提供的，技术壁垒正在逐步增加。国内设备在28nm节点或以下没有大规模生产和应用经验。华力与沈阳芯源的技术合作着眼于环境颗粒缺陷，光刻胶的旋涂工艺以及线条结构的稳定性控制，以满足先进工艺的要求。在本次合作中，发现并解决了130多个软件和硬件问题。WPA，DPA和ICPMS数据提高了90％。与先进的Clean Track相比，关键参数缩小到小于10％。工艺能力提高了两倍，在某些方面可以超过进口设备。目前，国内KingSemi的Clean Track已成功完成28 nm节点技术测试并通过了产品良率验证。

     来自ASML的Zhang Gary介绍了高速电子束计量和检测实现的整体图形应用（Holistic Patterning Applications）。边缘放置错误（Edge placement error, EPE）是用于先进逻辑和存储器件的主要技术。需要将两个相关层之间的EPE控制在设计间距的四分之一以下，以确保图案保真度以及器件性能和良率。以逻辑设备缩放为例， EPE容限已从20nm节点的16nm缩小到3nm节点的6nm。总体EPE包括系统误差（例如OPC，全局CDU和套刻误差（overlay））以及随机误差（例如局部CDU和局部图形放置误差），其中局部CDU和局部图形放置误差是主要的原因，在典型的EUV图形形成过程中，约占EPE总量的60％。这些随机局部误差表现出非高斯分布，这需要远远超过3 sigma的大规模计量。本报告说明如何将高速电子束计量技术用于大规模计量应用，例如OPC，随机感知的工艺窗口以及EPE预算细分和优化。计量技术是大规模计量应用的另一个新兴领域，如高分辨率电子束检查与计量应用融合的最新趋势所示。这是由于将缺陷发现和监视范围从传统的硬缺陷扩展到图案保真度软缺陷的需求不断增长。ASML正在与芯片制造商合作开发整体图形应用（holistic patterning applications），并为EPE和缺陷计量，光刻优化和图案控制实现创新的硬件和软件解决方案。

      来自KLA的Bo Hua介绍了用于掩模检测的宽光谱等离子光学晶圆缺陷检测技术。随着极紫外（extreme ultraviolet , EUV）光刻技术在7nm / 5nm节点大批量制造（high volume manufacturing , HVM）中的引入，需要一种全面的掩模检测策略，以降低良率的风险。EUV掩模版有多种缺陷来源：真空系统引入的颗粒，雾度缺陷（haze defects）和其他颗粒污染物的潜在增长。掩模缺陷源对良率的最终影响取决于缺陷在晶圆上的印刷情况。因此，需要结合基于晶圆和掩模版的检测以完全确保掩模版质量，特别是当掩膜贴上保护膜（pellicle）而掩膜检测光的波长无法穿透此保护膜时。检测印刷后的掩模版是否合格的方法称为“掩模版印刷检查”或简称为“印刷检查（print check）”。KLA的宽光谱等离子（Broadband Blasma , BBP）晶圆缺陷检测系统提供了一系列波长的宽光谱，提高了印刷在晶圆上的重复缺陷（repeater defect）的检测灵敏度。KLA还开发了新的检测功能和算法，这些功能和算法可以降低噪声，从而进一步提高中重复缺陷的检测灵敏度。本演讲概述了使用BBP晶圆检测系统开发的掩模版印刷检查方法。

     来自CXMT的Yunsheng Xia介绍了先进DRAM制造中可调波长成像技术对OPO量测的改善。随着先进DRAM制程工艺节点的不断缩小，对准精度要求越来越高，对准误差对良率影响越来越大，这就需要对产品对准（On-Product overlay, OPO）的量测更加准确和稳定。在产品研发或者量产阶段，工程师为了提高良率往往需要对制程工艺进行调整。但是，overlay量测对工艺变动很敏感，量测窗口可能会随着工艺调整而偏移甚至消失。本报告介绍了最新的Archer 成像overlay量测设备上的一些功能，例如可调波长光源（wave tuner, WT）和动态对焦模式 (Dynamic Focus Mode, DFM) ，对先进DRAM中某些关键层的overlay量测进行优化。使用WT功能，成像系统可以获得更好的光源条件，使得拟合后overlay的残差降低约60%，而且不同片/批晶圆的overlay量测结果更加稳定。DFM可以使量测获得更加准确的焦面位置，从而提高量测的准确性。不论是处于研发还是量产阶段的产品，WT和DFM对于提高量测的准确性和稳定性起到了关键的作用，而且量测过程中获得的准确性指标图、残差-波长曲线以及焦面偏移图等结果可以为客户提供更加全面的信息来判断制程工艺的变化规律。

     来自ICRD的Wei Yuan介绍了如何使用基于机器学习的热点预测显著提高晶圆上的热点捕获率。在实际的掩模交付环节中，终端用户通常会使用仿真工具来捕获（capture）大量潜在坏点（hotspot candidates），这些潜在坏点可能出现在晶圆上。晶圆厂紧密的交货期需要一种有效的方法来对这些潜在坏点进行分类。传统上，为了找到坏点，验证工具主要关注有限的参数，例如轮廓，局部对比度（contrast）以及从完整空间像（full aerial）和光刻胶信息中提取的参数。这种方法很难准确地区分出高风险坏点（high risk hotspots），尤其是当坏点数量很大时。相反，使用先进的机器学习技术，基于图像的Newron坏点预测是一种可以充分利用整个仿真图像，以便为每个潜在坏点生成预测信息的工具和方法。Newron坏点预测能够显著减少所需的输入信息量并提高坏点捕获率。

     来自Mentor的Qian Xie介绍了如何使用Calibre Wafer Defect Management和机器学习解决方案减少系统缺陷。随着半导体制造继续向更先进的技术节点推进，设计和工艺中引入的系统性缺陷（systematic defects）已成为限制良率的重要因素。因此，识别和表征这些系统性缺陷变得越来越重要。设计系统的缺陷分析通常是通过结合在线检查结果和物理布局（设计）信息来完成的。在整个流程中，从准备检查所关心的区域(care area) 到执行系统性缺陷根本原因分析， EDA软件的使用起着重要作用。尤其是将机器学习技术与OPC特征向量提取相结合，我们可以对晶圆上的难以成像的版图进行更精确的分析。本报告介绍了如何利用这些技术进行工艺窗口检查（PWQ），主要关注于我们如何执行BFI至SEM下采样，以及全芯片坏点预测以验证PWQ晶片上的潜在坏点，从而获得准确的工艺窗口，并辨别具有较高SEM缺陷命中率的系统性缺陷版图。

      来自ICRD的Xuelong Shi介绍了基于DCNN的SEM图像轮廓提取的有效方法。SEM图像轮廓提供了有关光刻质量和能力的宝贵信息。诸如CD和光刻胶侧壁角的几何特性可以从SEM图像轮廓中提取或估计。这些几何属性可用于OPC模型校准，OPC模型验证和光刻坏点（hotspot）检测。这项工作提出了一种基于机器学习的SEM图像轮廓提取方法。经过设计的深度卷积神经网络(DCNN)和自制的高质量数据集相结合，用于轮廓模型训练。基于高性能的图像/特征表征以及硬件加速并行计算的显著优势，该模型实现了高精度和实时的轮廓提取操作，更重要的是，它提供了区分并分离SEM图像顶部和底部轮廓的能力。另外，该模型不但去除了冗余的边缘，而且修复了由不完善的工艺和测量技术导致的局部不连续性（local discontinuity）。

      来自CUMEC的Zengzhi Huang介绍了如何在180nm节点硅光子MPW平台上进行OPC初步开发。硅基光子技术已经成为各种应用场景中的使能技术，例如通讯，数据中心互连，LiDAR，光学传感和量子计算。但是，许多研究小组或Fabless公司都无法使用与CMOS技术兼容的硅光子器件的制造设施。多项目晶圆（MPW）服务将成为令他们满意的解决方案。光学邻近校正（OPC）在硅光子MPW平台中至关重要。本报告介绍了CUMEC的180 nm节点硅光子MPW平台上的OPC初步开发工作。

     来自JSR的Takanori KAWAKAMI介绍了面向5nm及5nm以下节点的先进光刻材料研究现状。先进的器件制造需要高性能的光刻胶，例如将小尺寸图形从光刻胶转移到衬底材料上。光刻正在将极紫外(EUV)技术应用到器件制造中。EUV光刻目前正处于第一代大批量生产阶段。它要求单次光刻可以实现半周期尺寸小于20纳米的图形制造，这正是图形转移非常具有挑战性的原因。下一代EUV光刻技术需要进一步提高光刻胶性能，例如分辨率、灵敏度和图形粗糙度。因此，深入理解5nm及以下节点的光子和材料随机效应(photon and materials stochastic effects)是非常重要的。此外，在蚀刻衬底时还存在多种旋涂层(spin-on under layer)。因此，旋涂层材料在光刻胶相容性、反射率控制、平面化和刻蚀性能等方面的作用将日益重要。

      来自PiBond的Sams Hsu介绍了用于半导体制造工艺的新型硅基材料。PiBond所生产的含硅基材料和平坦化的有机聚合物，主要应用在半导体产业中。这些材料在光刻的领域中，作为光刻胶或底层材料(underlayers)，介电及光电等应用，并最大化器件的功能。PiBond开发新型硅基光刻胶材料，可实现高分辨率的图像。目前PiBond已经有一系列的材料被开发用于两个主要的应用：一是作为直接可图形化的硬掩膜(中间层)，二是作为直接可图形化的材料。这两个应用可以提升生产能力(throughput)及降低制作成本。本报告将讨论和总结在硅基光刻胶材料和光刻堆叠发展领域的最新成就，此外也概述了最新材料发展再其他相关的应用。

     来自3M的Garry Wang介绍了如何通过3M固化微离子交换树脂床工艺处理PGMEA。随着半导体技术节点的提升，无论是逻辑器件还是存储器件，对生产制程中用到的液体中的金属离子含量都提出了越来越高的要求。传统的离子交换柱受限于流体动力方面的因素，通常只能处理到ppb水平，远远达不到目前先进技术节点要求的ppt水平，即为ppb的千分之一。PGMEA溶剂是一种典型的用于溶解光敏聚合物的溶剂(major solvent)，其含有的任何金属离子都会潜在的影响光刻制程，从而扩散到功能性元器件中，降低其性能，良率或者使用寿命。在本研究中，SEMI标准2类等级的PGMEA原液通过3M金属离子纯化器去除金属离子。3M金属离子纯化器采用3M固化微离子交换床技术建造，两种树脂类型可供选择，一种基于强酸性阳离子交换树脂，另一种基于氨基磷酸螯合树脂。滤前和滤后液取样测量二十种金属离子浓度发现，单次通过3M金属离子纯化器，所有的金属离子含量都有显著下降，尤其是一些轻金属离子，比如钠和钾。两种树脂类型的离子纯化器的工艺条件和金属离子去除效果在本文中都有讨论。

      来自FUJIFILM的TORU FUJIMORI介绍了如何减少EUV光刻中的随机问题。极紫外(EUV)光刻技术已经准备好在7nm及以下技术节点中应用。实现EUV光刻的一个关键因素是EUV光刻胶材料的选择，该材料必须具有15nm半周期以下分辨率，并且具有很高的灵敏度。然而，即使使用最新的EUV光刻胶，其性能仍然不足以满足真正的大批量制造(HVM)的要求。其中一个关键的问题是随机效应导致的“缺陷”，如纳米桥连或纳米缩颈(nano-pinching)。本报告介绍了如何减少EUV光刻中的随机问题。

     来自Technische Universität Ilmenau的Eberhard Manske介绍了基于针尖和激光的可替代性纳米制造技术。可以在平面和亚纳米级别的非平面上实现100毫米制造精度。近年来，越来越多基于AFM针尖或激光结构化的方法作为新的光刻技术方案引起了人们的注意。但到目前为止该技术大多只展示过微米级别的精度，测量和定位能力是不够的。目前伊尔梅瑙工业大学在这方面研究的焦点在于制造能够在平坦甚至非平坦表面上进行测量和构造的仪器。新开发的NFM-100纳米加工机 为4英寸表面亚纳米结构的跨尺度AFM针尖和激光纳米加工领域的基础研究提供了重要的实验平台。基于高精度的激光干涉仪已经具有20皮米的分辨率和亚纳米再现性。它可以配备原子力显微镜头和激光系统，这样它就同时具备读写的功能。本报告介绍了了NFM-100出色的功能以及一些纳米制造技术，例如基于Fowler-Nordheim电子场发射的先进扫描近端探针光刻、直接激光写入和紫外纳米压印光刻。

      来自南方科技大学的Qi-Huo Wei介绍了基于等离子元超掩模板的分子取向图案化。控制分子取向是制造所有液晶器件的重要步骤。特别是基于液晶的平面光学元件、刺激响应弹性体和可编程折纸的独特功能都依赖于空间上不均匀的分子取向。在这次演讲中介绍了一种新的图案化技术，通过使用等离子元超掩模可以将分子排列成几乎任意的两维和三维的指向矢场。不同于传统的只在光强度上产生空间调制的光掩模，等离子元超掩模可产生光强度和偏振方向的空间调制。报告将展示由这种等离激元掩模板图案化技术实现的一些应用，例如具有高效率，高品质的平面光学元器件。

     来自复旦大学的Shisheng Xiong介绍了结合嵌段共聚物定向自组装光刻技术和双重图案技术的亚10纳米高分辨率图案技术。半导体器件的持续小型化需要光刻技术的发展，从而能够高密度的制造具有高均匀性的超小特征图形。本报告介绍了通过嵌段共聚物(BCPs)定向自组装(DSA)光刻技术和自对准双重图案化技术相结合从而实现了光刻图案的间距缩放和产生超高密度特征。首先，使用高χ-嵌段共聚物定向自组装技术形成线/空间图案，将其用作生产mandrels的模板。然后使用连续渗入合成法合成在mandrels上的间隔层。通过移除mandrels，节距缩小，最终图案的线宽约为5纳米。

      来自Chongqing University的Gaofeng Liang介绍了用于倏逝波干涉光刻的多层膜设计。由于传统光刻系统只能利用传播波，不能将携带掩模亚波长细节的倏逝波传送到光刻胶，其光刻图形的分辨力只能达到照明波长的一半。为了突破衍射极限并获得更精细的图形，近年来亚衍射光刻技术得到了大力发展。尤其是表面等离子体光刻被证明通过激发表面等离子体激元(SPPs)并与倏逝波耦合可以提高分辨力。基于此，他们设计并验证了基于双曲色散超材料多层膜结构的超分辨光刻器件。但金属的高损耗使得穿过多层膜后的场强降低了几个数量级，导致的曝光时间长且图形深度浅。因此，在实现超分辨光刻图形的同时保持高透光率显得尤为重要。这里，他们提出了一种新的基于一维全介质光子晶体的光刻器件用于来产生深亚波长光刻图形。这种设计为超分辨率光刻提供了一种降低传输损耗、提高光能效率的新策略。

以下是会议精彩瞬间

新闻链接：http://www.cncos.org/infoDetail.aspx?id=1744

免责声明：

  网站内容来源于互联网，由网络编辑负责审查，目的在于传递信息，提供专业服务，不代表本网站平台赞同其观点和对其真实性负责。如因内容、版权问题存在异议的，请与我们取得联系，我们将协调给予处理（按照法规支付稿费或删除），联系方式：ahos@aiofm.ac.cn 。网站平台将加强监控与审核，一旦发现违反规定的内容，按国家法规处理，处理时间不超过24小时。